- Docket No.: 67161-079

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Tetsushi TANIZAKI : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: August 28, 2003 : Examiner:

For: SEMICONDUCTOR MEMORY DEVICE PERMITTING BOUNDARY SCAN TEST

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. JP2003-069416, filed on March 14, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker
Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087 **Date: August 28, 2003** 

67161-079 Tetsushi Tanizaki, August 28, 2003

# 日本国特許庁

JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月14日

出願番号

Application Number:

特願2003-069416

[ ST.10/C ]:

[JP2003-069416]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 4月11日

特許庁長官 Commissioner, Japan Patent Office



# 特2003-069416

【書類名】

特許願

【整理番号】

542276JP01

【提出日】

平成15年 3月14日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/34

G01R 31/28

H01L 27/04

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

谷▲崎▼ 哲志

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】

仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 半導体記憶装置

#### 【特許請求の範囲】

・ 【請求項1】 ロジックとメモリとが混載され、レイトライト動作とバウン ダリスキャンテスト動作とを選択的に実行する半導体記憶装置であって、

ライトデータを受ける端子と、

前記端子に対応して設けられた入力バッファと、

前記端子に対応して設けられ、前記バウンダリスキャンテスト時にはバウンダリスキャンテストデータを、前記レイトライト時には前記端子から与えられる前記メモリへのライトデータをライト制御信号の非活性化に応じて保持する第1のレジスタを含むバウンダリスキャンセルと、

前記入力バッファの出力と前記バウンダリスキャンセルの出力とを受け、前記 レイトライト動作時に前記バウンダリスキャンセルの出力を選択する第1のセレクタと、

前記セレクタにより選択された出力を前記メモリに書込む為の書込みドライバ とを備えた半導体記憶装置。

【請求項2】 前記バウンダリスキャンセルは、

前記バウンダリスキャンテストデータと前記入力バッファの出力とを受け、前 記第1のレジスタは、前記レイトライト動作時には前記入力バッファからの出力 を保持する請求項1記載の半導体記憶装置。

【請求項3】 前記入力バッファは、

アーリーライト動作時には、前記端子より入力されるライトデータをライト制御信号の活性化に応じて保持し、前記レイトライト動作時には、前記ライトデータをスルーで出力するラッチ回路を含む請求項2記載の半導体記憶装置。

【請求項4】 前記半導体記憶装置は、さらに、

前記アーリーライト動作時には、前記ライト制御信号のパルスの前縁に基づいて、ワンショットパルスのライトデータ取込み信号を生成し、前記レイトライト動作時には、前記ライト制御信号のパルスの後縁に基づいて、ワンショットパルスのライトデータ取りこみ信号を生成する制御回路を含み、

前記バウンダリスキャンセルは、さらに、

前記入力バッファの出力と、前記端子からの入力と、前段のバウンダリスキャンセルの出力とを受け、前記バウンダリスキャンテストのシフト動作時には、前記前段のバウンダリスキャンセルの出力を出力し、前記レイトライト動作時には、前記入力バッファの出力を出力し、前記シフト動作時および前記レイトライト動作時以外には、前記対応する端子からの入力を出力する第2のセレクタと、

レイトライト動作時には、前記ライトデータ取込み信号を出力し、バウンダリスキャンテストのキャプチャおよびシフト動作時には、バウンダリスキャンテストのキャプチャおよびシフト用のクロック信号を出力する論理ゲートとを含み、

前記第1のレジスタは、前記論理ゲートの出力にしたがって、前記第2のセレクタの出力をラッチし、次段のバウンダリスキャンセル、および前記第1のセレクタへ出力し、

前記第1のセレクタは、前記アーリーライト動作時には、前記入力バッファの 出力を出力し、前記レイトライト動作時には、前記バウンダリスキャンセルの出 力を出力する、請求項3記載の半導体記憶装置。

【請求項5】 前記半導体記憶装置は、さらに、

前記アーリーライト動作時には、前記ライト制御信号のパルスの前縁に基づいて、ワンショットパルスのライトデータ取込み信号を生成し、前記レイトライト動作時には、前記ライト制御信号のパルスの後縁に基づいて、ワンショットパルスのライトデータ取込み信号を生成する制御回路を含み、

前記バウンダリスキャンセルは、さらに、

前記端子からの入力と、前段のバウンダリスキャンセルの出力とを受け、前記 バウンダリスキャンテストのシフト動作時には、前記前段のバウンダリスキャン セルの出力を出力し、前記シフト動作時以外には、前記端子からの入力を出力す る第2のセレクタと、

前記バウンダリスキャンテストのキャプチャおよびシフト用のクロック信号に したがって、前記第2のセレクタの出力をラッチし、次段のバウンダリスキャン セルへ出力する第2のレジスタと、

前記入力バッファの出力と、前記第2のレジスタの出力とを受け、前記レイト

ライト動作時には、前記入力バッファの出力を出力し、前記レイトライト動作時 以外には、前記第2のレジスタの出力を出力する第3のセレクタと、

・レイトライト動作時には、前記ライトデータ取込み信号を出力し、バウンダリ ズキャンテストのアップデート動作時には、バウンダリスキャンテストのアップ デート用のクロック信号を出力する論理ゲートとを含み、

前記第1のレジスタは、前記論理ゲートの出力にしたがって、前記第3のセレクタの出力をラッチし、前記第1のセレクタへ出力し、

前記第1のセレクタは、前記アーリーライト動作時には、前記入力バッファの 出力を出力し、前記レイトライト動作時には、前記バウンダリスキャンセルの出 力を出力する、請求項3記載の半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

本発明は、半導体記憶装置に関し、特に、ロジックと同一基板上に混載され、 高速なランダムサイクルのライト動作と、バウンダリスキャンテスト動作とを選 択的に実行する半導体記憶装置に関する。

#### [0002]

#### 【従来の技術】

半導体記憶装置では、入力されたデータをコア回路へ書込みまでに多くの動作 ステップが存在するため、処理時間が長くなり、高速なサイクルで書込みができ ないという問題がある。

#### [0003]

この問題に対処する方法として、たとえば、特許文献1では、レイトライト動作において、高速なランダムサイクルのライト動作を可能としている。レイトライト動作とは、制御信号の立上がりに応じて書込み動作が開始されるような書込み動作である。特許文献1では、レイトライト動作時に、あるデータとそのデータに対する書込み命令が入力されたときに、そのデータをコア回路のメモリセルに書込むことなく、内部バッファに一旦保持する。その後、次のデータに対する書込み命令が入力されたときに初めて、内部バッファに保持しているデータをコ

ア回路のメモリセルに書込む。後の書込み命令に対応するデータは、データバッ ファに格納され、次の書込み命令が入力されるまでデータバッファに残る。

[0004]

・一方、ライト制御信号の立下りに応じて書込み動作が開始されるような書込み 動作をアーリーライト動作という。

[0005]

ところで、半導体記憶装置を1つの回路ブロック(集積回路装置)として、この回路ブロック(集積回路装置)と、ロジック機能を有する回路ブロック(集積回路装置)と同一基板上に混載するシステムLSI(Large Scale Integrated circuit)が種々提案されている。このようなシステムLSIは、携帯機器などの用途において広く用いられている。

[0006]

実装基板レベルでのテストに関しては、IEEEで標準化(IEEE Std. 1149.1)されているバウンダリスキャンテスト(JTAG(ジョイント・テスト・アクション・グループ)テスト)がある。このバウンダリスキャンテストは、集積回路装置のすべての外部入出力ピン端子を順次走査してバウンダリスキャンテストデータの入出力を行ない、この集積回路装置の内部機能および実装されている基板のテストを行なう方法である。JTAGテストでは、各入出力ピン端子に対応してシフトレジスタを配置し、このシフトレジスタを介してバウンダリスキャンテストデータをシリアルに転送し、集積回路装置間の接続、集積回路装置ピン端子と基板との接続などのテストが行なわれる。

[0007]

【特許文献1】

特開2001-243798号公報

[0008]

【発明が解決しようとする課題】

しかしながら、上述のように、高速なランダムサイクルのライト動作、および バウンダリスキャンテスト動作の機能を備えた半導体記憶装置では、以下の問題 がある。

#### [0009]

まず、高速なランダムサイクルのライト動作を行なうためには、次サイクルまでデータを保持するバッファをデータ入力端子の数だけ備えなければならない。 特に、システムLSIに搭載される半導体記憶装置では、このデータ入力端子数が膨大になる。

## [0010]

また、バウンダリスキャンテスト機能も備えるとなると、さらに入出力端子数 だけシフトレジスタが必要となる。

#### [0011]

したがって、高速なランダムサイクルのライト動作のためのバッファ、およびバウンダリスキャンテストのためのシフトレジスタを備える半導体記憶装置は、 回路面積が膨大なものになってしまう。

#### [0012]

そこで、本発明は、回路面積を大きくすることなく、高速なランダムサイクル のライト動作とバウンダリスキャンテスト動作とを選択的に実行する半導体記憶 装置を提供することを目的とする。

#### [0013]

# 【課題を解決するための手段】

上記課題を解決するために、この発明に係わる半導体記憶装置は、ロジックとメモリとが混載され、レイトライト動作とバウンダリスキャンテスト動作とを選択的に実行する半導体記憶装置であって、ライトデータを受ける端子と、端子に対応して設けられた入力バッファと、端子に対応して設けられ、バウンダリスキャンテスト時にはバウンダリスキャンテストデータを、レイトライト動作時には端子から与えられるメモリへのライトデータをライト制御信号の非活性化に応じて保持する第1のレジスタを含むバウンダリスキャンセルと、入力バッファの出力とバウンダリスキャンセルの出力を受け、レイトライト動作時にバウンダリスキャンセルの出力を受け、レイトライト動作時にバウンダリスキャンセルの出力を選択する第1のセレクタと、セレクタにより選択された出力をメモリに書込む為の書込みドライバとを備える。

# [0014]

# 【発明の実施の形態】

, 以下、本発明の実施の形態について、図面を用いて説明する。

#### [0015]

\*<第1の実施形態>

(構成)

図1は、第1の実施形態に係るシステムLSIの構成を示す。同図を参照して、このシステムLSIは、ロジック部11とメモリコア10とを含む。

#### [0016]

ロジック部11と、メモリコア10とは、簡易な制御が可能なSRAM(スタティック・ランダム・アクセス・メモリ)インタフェースで接続される。すなわち、SRAMインタフェースによって、メモリコア10には、アドレス信号がマルチプレックスせずにロウアドレスとコラムアドレスとが別個に入力されるとともに、ライトまたはリード制御信号が直接入力される。

### [0017]

ロジック部11は、コア・ロジック13と、複数のバウンダリスキャンセル1 2とを含む。

#### [0018]

(コア・ロジック13)

コア・ロジック13は、所定の処理を行なうものであり、ライト制御信号/W、ライトデータを出力する。

#### [0019]

アーリーライト動作時には、ライト制御信号/Wの立下りに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータが出力される。

#### [0020]

一方、レイトライト動作時には、ライト制御信号/Wの立上がりに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータが出力される。

### [0021]

(バウンダリスキャンセル12)

#### [0022]

バウンダリスキャンセル12は、ライト制御信号/Wをスルーで出力し、ライト動作時には、ライトデータをスルーで出力し、バウンダリスキャンテスト時には、保持しているデータを出力する。

#### [0023]

メモリコア10は、半導体記憶装置であって、複数のバウンダリスキャンセル1と、複数の入力バッファ2と、複数のライトドライバ3と、複数のマルチプレクサ4と、DRAMセルアレイ25と、入力バッファ6と、バウンダリスキャンセル5と、テストコントローラ200と、読出し/書込み制御回路100とを含む。図1に示すように、テストコントローラ200、読出し/書込み制御回路100、およびライトコントローラ7は、制御回路300を構成する。

#### [0024]

### (DRAMセルアレイ25)

DRAMセルアレイ25には、行列上にDRAM(ダイナミック・ランダム・アクセス・メモリ)セルが配列される。各DRAMセルは、記憶素子としてキャパシタを用い、SRAMセルに比べて占有する面積が小さい。

#### [0025]

# (テストコントローラ200)

テストコントローラ200は、JTAGテストに対応したコントローラであり、バウンダリスキャンテストに必要な制御信号を生成する。

#### [0026]

すなわち、テストコントローラ200は、図示しない外部からの制御信号に基づいて、シフト動作モード指示信号ShiftDR、および転送クロック信号C 1 o c k D R を生成する。シフト動作モード指示信号ShiftDRは、バウンダリスキャンテストのシフト動作時に「H」レベルとなり、転送クロック信号C 1 o c k D R は、バウンダリスキャンテストのシフト動作時、およびキャプチャ

時に、一定の周期で、アサート (「H」レベル) になる。 【OO27】

. (読出し/書込み制御回路100)

読出し/書込み制御回路100は、メモリセルへのデータの書込みおよび読出した際して、メモリコア10内の各回路の制御を行なう。読出し/書込み制御回路100は、ライト動作モード選択信号DLYWTを生成する。読出し/書込み制御回路100は、アーリーライト動作時には、ライト動作モード選択信号DLYWTを「L」レベルに、レイトライト動作時には、ライト動作モード選択信号 DLYWTを「H」レベルに設定する。

#### [0028]

(入力バッファ6)

入力バッファ6は、図示しない遅延回路を含み、入力ポート22から入力されるライト制御信号/Wを所定時間 $\Delta$ t 1だけ遅延させた遅延ライト制御信号を出力する。

#### [0029]

(ライトコントローラ7)

ライトコントローラ7は、入力バッファ6から出力される遅延ライト制御信号に基づいて、ライトデータ取込み信号/WTDILおよびライトドライバ制御信号WTEを生成する。すなわち、ライトコントローラ7は、遅延ライト制御信号の立下りに同期して、ワンショットパルス(「H」レベル)のライトドライバ制御信号WTEを生成し、アーリーライト動作時には、遅延ライト制御信号の立下りに同期して、レイトライト動作時には、遅延ライト制御信号の立上がりに同期して、レイトライト動作時には、遅延ライト制御信号の立上がりに同期して、ワンショットパルス(「L」レベル)のライトデータ取込み信号/WTDILを生成する。

#### [0030]

(バウンダリスキャンセル5)

バウンダリスキャンセル5は、ライト制御制御/Wに対応して設けられ、従来のバウンダリスキャンセルと同一である。バウンダリスキャンセル5およびバウンダリスキャンセル1は、シリアルに接続される。バウンダリスキャンテストの

シフト動作時には各バウンダリスキャンセルからバウンダリスキャンテストデータがシフトアウト信号Shift outとして出力され、次段のバウンダリスキャンセルにシフトイン信号Shift inとして入力される。

#### [0031]

図2は、バウンダリスキャンセル5の詳細な構成を示す。同図を参照して、マルチプレクサ71には、入力ポート22からの入力信号/Wと、前段のバウンダリスキャンセル1からのシフトイン信号Shift inとが入力される。

#### [0032]

バウンダリスキャンテストのキャプチャ動作時には、テストコントローラ200から与えられるシフト動作モード選択信号ShiftDRは「L」で、マルチプレクサ71は、入力信号/Wとして与えられるバウンダリスキャンテストデータ(つまり、テスト時の入力ポート22の状態を示すデータ)を選択して出力する。

#### [0033]

バウンダリスキャンテストのシフト動作時には、シフト動作モード指示信号 Shift DRが「H」となり、マルチプレクサ71は、シフトイン信号 Shift in (つまり、前段のバウダリスキャンセルから送られてきたバウンダリスキャンテストデータ)を選択して出力する。

# [0034]

フリップフロップ72は、バウンダリスキャンテストのキャプチャ動作時には、テストコントローラ200から与えられる転送クロック信号ClockDRにしたがって、入力信号/Wとして与えられたバウンダリスキャンテストデータをラッチする。

# [0035]

また、フリップフロップ72は、バウンダリスキャンテストのシフト動作時には、転送クロック信号ClockDRにしたがって、前段のバウンダリスキャンセルから出力されたシフトイン信号Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)をラッチし、シフトアウト信号Shift outを出力する。このシフトアウト信号Shif

t outは、次段のバウンダリスキャンセルにシフトイン信号 S hift in として入力される。

### [0036]

# \*(入力バッファ2)

図3は、入力バッファ2の詳細な構成を示す。同図を参照して、入力バッファ2には、入力ポート22から入力信号Dinが入力される。遅延回路90は、入力信号Dinを $\Delta$ t2だけ遅延させる。ライト動作時には、ライトデータ取込み信号/WTDILが「L」となる。

#### [0037]

アーリーライト動作時には、ライト動作モード選択信号DLYWTが「L」となる。このときには、ライトデータ取込み信号/WTDILが「H」レベルのときには、トランスファゲートTG10は、導通し、トランスファゲートTG11は、導通しない。一方、ライトデータ取込み信号/WTDILが「L」レベルのときには、トランスファゲートTG10は、導通せず、トランスファゲートTG11は、導通する。

#### [0038]

つまり、アーリーライト動作時には、入力信号Dinは、 $\Delta$ t 2だけ遅延させられた後、ライトデータ取込み信号/WTDILが「H」レベルの間に、トランスファゲートTG10を通過し、ラッチ回路81でラッチされ、ライトデータ取込み信号/WTDILが「L」レベルになると、トランスファゲートTG11を通過し、ラッチ回路82でラッチされるともに、バッファ出力信号OutBufとして出力される。

### [0039]

一方、レイトライト動作時には、ライト動作モード選択信号DLYWTが「H」となる。このときには、ライトデータ取込み信号/WTDILのレベルにかかわらず、トランスファゲートTG10およびTG11は、いずれも導通する。つまり、レイトライト動作時には、入力信号Dinは、 $\Delta$ t2だけ遅延させられた後、そのままスルーでバッファ出力信号OutBufとして出力される。

### [0040]

#### (バウンダリスキャンセル1)

図4は、バウンダリスキャンセル1の詳細な構成を示す。同図を参照して、マルチプレクサ51には、入力ポート22からの入力信号Dinと、入力バッファ2からのバッファ出力信号OutBufと、前段のバウンダリスキャンセル1からのシフトイン信号Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)とが入力される。

#### [0041]

アーリーライト動作時には、ライト動作モード選択信号DLYWTが「L」となり、マルチプレクサ51は、入力信号Dinとして与えられるライトデータを選択して出力する。

#### [0042]

レイトライト動作時には、ライト動作モード選択信号DLYWTが「H」となり、マルチプレクサ51は、バッファ出力信号OutBufを選択して出力する

#### [0043]

バウンダリスキャンテストのキャプチャ動作時には、シフト動作モード指示信号ShiftDRが「L」なので、マルチプレクサ51は、入力信号Dinとして与えられるバウンダリスキャンテストデータを選択して出力する。

#### [0044]

バウンダリスキャンテストのシフト動作時には、シフト動作モード指示信号 Shift tDRが「H」となり、マルチプレクサ51は、シフトイン信号 Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)を選択して出力する。

#### [0045]

ANDゲート54は、ライトデータ取込み信号/WTDILの反転信号と、ライト動作モード選択信号DLYWTが入力される。ANDゲート54は、レイトライト動作時(つまり、DLYWT=「H」レベルのとき)に、ライトデータ取込み信号/WTDILを反転した信号を出力する。ANDゲート54は、アーリーライト動作時(つまり、DLYWT=「L」レベルのとき)に、常に「L」レ

ベルの信号を出力する。

# [0046]

・ORゲート52は、バウンダリスキャンテストの転送クロック信号Clock DRと、ANDゲート54の出力信号とが入力され、その出力をフリップフロップ53に与える。

### [0047]

ANDゲート54およびORゲート52により、レイトライト動作時には、ライトデータ取込み信号/WTDILを反転した信号が出力され、アーリーライト動作時には、常に、「L」レベルの信号が出力され、バウンダリスキャンテストのキャプチャおよびシフト動作時には、転送クロック信号ClockDRが出力される。

### [0048]

フリップフロップ53は、従来のバウンダリスキャンセルに含まれる1ビットのシフトレジスタである。フリップフロップ53は、ORゲート52から出力される信号にしたがって、マルチプレクサ51から出力される信号をラッチし、出力信号を出力する。

### [0049]

すなわち、フリップフロップ53は、レイトライト動作時には、ライトデータ 取込み信号/WTDILにしたがって、バッファ出力信号OutBufをラッチ し、スキャンセル出力信号OutScanを出力する。

### [0050]

また、フリップフロップ53は、バウンダリスキャンテストのキャプチャ動作時には、転送クロック信号C1ockDRにしたがって、入力信号Dinbして与えられたバウンダリスキャンテストデータをラッチし、このバウンダリスキャンテストデータをシフトアウト信号Shiftout のutbして出力する。このシフトアウト信号Shift outは、次段のバウンダリスキャンセルにシフトイン信号Shift inbして入力される。

# [0051]

また、フリップフロップ53は、バウンダリスキャンテストのシフト動作時に

は、転送クロック信号ClockDRにしたがって、前段のバウンダリスキャンセルから出力されたシフトイン信号Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)をラッチし、シフトアウト信号Shift outは、次段のバウンダリスキャンセルにシフトイン信号Shift inとして入力される。

#### [0052]

図4において、点線(1)~(3)で示される部分が従来のバウンダリスキャンセルから追加されたところである。図4に示すように、本実施の形態のバウンダリスキャンセルは、従来のバウンダリスキャンセルにANDゲート54とORゲート52からなる複合ゲートを追加し、従来のバウンダリスキャンセル内の2入力マルチプレクサを3入力マルチプレクサに変更するだけで構成されるので、本実施の形態のバウンダリスキャンセルの回路面積は、従来のバウンダリスキャンセルの回路面積と比べて、増加する面積は小さいといえる。

#### [0053]

#### (マルチプレクサ4)

図5は、マルチプレクサ4の入出力信号を示す図である。同図に示すように、マルチプレクサ4には、入力バッファ2からのバッファ出力信号OutBufと、バウンダリスキャンセル1からのスキャンセル出力信号OutScanが入力される。

#### [0054]

アーリーライト動作時には、ライト動作モード選択信号DLYWTが「L」となり、マルチプレクサ4は、バッファ出力信号OutBufを選択して出力する。レイトライト動作時には、ライト動作モード選択信号が「H」となり、マルチプレクサ4は、スキャンセル出力信号OutScanを選択して出力する。

#### [0055]

### (ライトドライバ3)

ライトドライバ3は、マルチプレクサ4から出力されたバッファ出力信号〇utBuf、またはスキャンセル出力信号〇utScanを、ライトドライバ制御

信号WTEのアサート(「H」レベル)のタイミングで、DRAMセルアレイ 2 5内の所定のメモリセルに書込む。

#### .[0056]

・(レイトライト動作時の動作)

次に、図6に示すタイミングチャートを参照して、レイトライト動作時の動作 について説明する。

#### [0057]

レイトライト動作時には、ライト制御信号/Wの立上がりに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータDATA(n)が入力される(図6の(1)に示す)。

#### [0058]

入力バッファ6は、入力されるライト制御信号/Wを所定時間 $\Delta$ t 1だけ遅延させた遅延ライト制御信号を出力する。ライトコントローラ 7 は、遅延ライト制御信号の立上がりに同期して、ワンショットパルス(「L」レベル)のライトデータ取込み信号/WTDILを生成する(図6の(2)に示す)。

#### [0059]

入力バッファ2では、ライト動作モード選択信号DLYWTが「H」により、 入力信号Dinとして入力されたライトデータDATA(n)は、所定時間 $\Delta$ t 2だけ遅延させられた後、そのままスルーでバッファ出力信号OutBufとし て出力される。

## [0060]

バウンダリスキャンセル1内のマルチプレクサ51は、シフト動作モード指示信号ShiftDRが「L」であり、かつライト動作モード選択信号DLYWTが「H」により、バッファ出力信号OutBufを選択して出力する。フリップフロップ53は、ライトデータ取込み信号/WTDILにしたがって、マルチプレクサ51から出力されたバッファ出力信号OutBufをラッチし、スキャンセル出力信号OutScanを出力する。ここで、フリップフロップ53は、ライトデータ取込み信号/WTDILがアサート(「L」レベル)になってから、ライトデータ取込み信号/WTDILが次にアサート(「L」レベル)になるま

で、バッファ出力信号OutBufを保持する。つまり、フリップフロップ53は、入力ポート22より入力されたライトデータを次の書込みサイクルまで保持する。マルチプレクサ4は、ライト動作モード選択信号DLYWTが「H」により、スキャンセル出力信号OutScanを選択して出力する(図6の(3)に示す)。

#### [0061]

ライトコントローラ7は、遅延ライト制御信号の立下りに同期して、ワンショットパルス (「H」レベル) のライトドライバ制御信号WTEを生成する (図6 の (4) に示す)。

#### [0062]

ライトドライバ3は、マルチプレクサ4から出力されるスキャンセル出力信号 OutScanを、ライトドライバ制御信号WTEのアサート (Hレベル)のタイミングで、DRAMセルアレイ25内の所定のメモリセルに書込む (図6の (5) に示す)。

#### [0063]

(アーリーライト動作時の動作)

次に、図7に示すタイミングチャートを参照して、アーリーライト動作時の動作について説明する。

#### [0064]

アーリーライト動作時には、ライト制御信号/Wの立下がりに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータDATA(n)が入力される(図7の(1)に示す)。

#### [0065]

入力バッファ6は、入力されるライト制御信号/Wを所定時間 $\Delta$ t 1だけ遅延させた遅延ライト制御信号を出力する。ライトコントローラ 7 は、遅延ライト制御信号の立下がりに同期して、ワンショットパルス(「L」レベル)のライトデータ取込み信号/WTDILを生成する(図 7 の(2)に示す)。

#### [0066]

入力バッファ2では、ライト動作モード選択信号DLYWTが「L」により、

入力信号Dinとして入力されたライトデータDATA(n)は、所定時間 Δ t 2 だけ遅延させられた後、ライトデータ取込み信号 / WTDILが「H」レベルの間に、トランスファゲートTG10を通って、ラッチ回路 8 1 でラッチされ、ライトデータ取込み信号 / WTDILが「L」レベルになると、トランスファゲートTG11を通り、ラッチ回路 8 2 でラッチされるともに、バッファ出力信号OutBufとして出力される。マルチプレクサ4は、ライト動作モード選択信号DLYWTが「L」により、バッファ出力信号OutBufを選択して出力する(図7の(3)に示す)。

#### [0067]

ライトコントローラ7は、遅延ライト制御信号の立下りに同期して、ワンショットパルス (「H」レベル) のライトドライバ制御信号WTEを生成する (図7の(4)に示す)。

### [0068]

ライトドライバ3は、マルチプレクサ4から出力される入力バッファ出力信号 OutBufを、ライトドライバ制御信号WTEのアサート(Hレベル)のタイミングで、DRAMセルアレイ25内の所定のメモリセルに書込む(図7の(5)に示す)。

### [0069]

(バウンダリスキャンテスト動作)

次に、バウンダリスキャンテスト時の動作について説明する。

# [0070]

# [0071]

バウンダリスキャンテストのシフト動作時には、バウンダリスキャンセル1内のマルチプレクサ51は、シフトイン信号Shift inを選択して出力する

。フリップフロップ53は、転送クロック信号ClockDRにしたがって、マルチプレクサ51から出力されたシフトイン信号Shift inをラッチし、シフトアウト信号Shift outを出力する。

#### [0072]

以上のように、本実施の形態に係るメモリコアは、通常のメモリコアに、バウンダリスキャンセル1,5と、マルチプレクサ4と、テストコントローラ200を追加するだけで、高速なランダムサイクルのライト動作が可能なレイトライト動作と、アーリーライト動作と、バウンダリスキャンテスト動作を行なうことができ、回路面積が大きくならないようにすることができる。

#### [0073]

#### <第2の実施形態>

本実施の形態は、第1の実施形態のバウンダリスキャンセルとは、異なる型の バウンダリスキャンセルを備えたメモリコアにおいて、レイトライト動作時に、 ライトデータを保持する構成に関する。

#### [0074]

#### (構成)

図8は、第2の実施形態に係るシステムLSIの構成を示す。同図を参照して、第2の実施形態のメモリコア20は、第1の実施形態とは別のバウンダリスキャンセル15と、テストコントローラ201を含み、第1の実施形態には含まれないマルチプレクサ9と、出力バッファ8を含む点において、第1の実施形態のメモリコア10と相違する。図8に示すように、テストコントローラ201、読出し/書込み制御回路100、およびライトコントローラ7は、制御回路301を構成する。以下、上記相違点について説明する。

#### [0075]

(テストコントローラ201)

テストコントローラ201は、第1の実施の形態に係るテストコントローラ200と同様に、図示しない外部からの制御信号に基づいて、シフト動作モード指示信号ShiftDR、および転送クロック信号C1ockDRを生成する。テストコントローラ201は、さらに、図示しない外部からの制御信号に基づいて

、アップデート動作モード指示信号PRELOAD、およびアップデートクロック信号UpdateDRを生成する。アップデート動作モード指示信号PRELOADは、バウンダリスキャンテストのアップデート動作時に「H」レベルとなり、アップデートクロック信号UpdateDRは、バウンダリスキャンテストのアップデート動作時に、一定の周期で、アサート(「H」レベル)になる。

#### [0076]

(バウンダリスキャンセル15)

バウンダリスキャンセル15は、バウンダリスキャンテストのキャプチャ動作 およびシフト動作に加えて、

アップデート動作にも対応したものである。

### [0077]

図9は、バウンダリスキャンセル15の詳細な構成を示す。同図を参照して、マルチプレクサ61には、入力ポート22からの入力信号Dinと、前段のバウンダリスキャンセル1からのシフトイン信号Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)とが入力される。

#### [0078]

バウンダリスキャンテストのシフト動作時には、シフト動作モード指示信号 S hift DRが「H」となり、マルチプレクサ 6 1 は、シフトイン信号 S hift inを選択して出力する。

### [0079]

バウンダリスキャンテストのシフト動作時以外のときには、マルチプレクサ61は、入力信号Dinを選択して出力する。

#### [0080]

フリップフロップ 6 3 は、従来のバウンダリスキャンセルに含まれる 1 ビットのシフトレジスタである。フリップフロップ 6 3 は、転送クロック信号 C 1 o c k D R にしたがって、マルチプレクサ 6 1 から出力される入力信号 D i n として与えられたバウンダリスキャンテストデータ(つまり、テスト時の入力ポート 2 2 の状態を示すデータ)、またはシフトイン信号 S h i f t i n (つまり、前

段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)を ラッチし、これをシフトアウト信号Shift outとして出力する。このシ フトアウト信号Shift outは、次段のバウンダリスキャンセルにシフト イン信号Shift inとして入力される。

#### [0081]

マルチプレクサ64には、入力バッファ2からのバッファ出力信号OutBufと、フリップフロップ63からのシフトアウト信号Shift outとが入力される。

#### [0082]

レイトライト動作時には、ライト動作モード選択信号DLYWTが「H」となり、マルチプレクサ64は、バッファ出力信号OutBufを選択して出力する

#### [0083]

ANDゲート66は、ライトデータ取込み信号/WTDILの反転信号と、ライト動作モード選択信号DLYWTが入力される。ANDゲート66は、レイトライト動作時(つまり、DLYWT=「H」レベルのとき)に、ライトデータ取込み信号/WTDILを反転した信号を出力する。ANDゲート66は、アーリーライト動作時(つまり、DLYWT=「L」レベルのとき)に、常に「L」レベルの信号を出力する

ORゲート62は、バウンダリスキャンテストのアップデートクロック信号UpdateDRと、ANDゲート66の出力信号とが入力され、その出力をフリップフロップ65に与える。

### [0084]

ANDゲート66およびORゲート62により、レイトライト動作時には、ライトデータ取込み信号/WTDILを反転した信号が出力され、アーリーライト動作時には、常に「L」レベルの信号が出力され、バウンダリスキャンテストのアップデート動作時には、アップデートクロック信号UpdateDRが出力される。

### [0085]

フリップフロップ65は、従来のバウンダリスキャンセルに含まれるアップデートレジスタである。フリップフロップ65は、ANDゲート66とORゲート62からなる複合ゲートから出力される信号にしたがって、マルチプレクサ64がら出力される信号をラッチし、出力信号を出力する。

#### [0086]

すなわち、フリップフロップ65は、レイトライト動作時には、ライトデータ 取込み信号/WTDILにしたがって、バッファ出力信号OutBufをラッチ し、スキャンセル出力信号OutScanを出力する。

#### [0087]

また、フリップフロップ65は、バウンダリスキャンテストのアップデート動作時には、アップデートクロック信号UpdateDRのアサートにしたがって、フリップフロップ63から出力されるシフトアウト信号Shift outをラッチし、スキャンセル出力信号OutScanを出力する。

### [0088]

図9において、点線(1)および(2)で示される部分が従来のバウンダリスキャンセルから追加されたところである。図9に示すように、本実施の形態のバウンダリスキャンセル15は、従来のバウンダリスキャンセルにANDゲート66とORゲート62の複合ゲートと、マルチプレクサ64を追加しただけで構成されるので、本実施の形態のバウンダリスキャンセルの回路面積は、従来のバウンダリスキャンセルの回路面積は、従来のバウンダリスキャンセルの回路面積と比べて、増加する面積は小さいといえる。

#### [0089]

#### (マルチプレクサ9)

図10は、マルチプレクサ9の入出力信号を示す図である。同図に示すように、マルチプレクサ9には、バウンダリスキャンセル15からのスキャンセル出力信号OutScanと、DRAMセルアレイ25からの読出しデータRDが入力される。

#### [0090]

バウンダリスキャンテストのアップデート動作時には、アップデート動作モー ド指示信号PRELOADが「H」となり、マルチプレクサ9は、スキャンセル 出力信号〇utScanを選択して出力する。

# [0091]

・バウンダリスキャンテストのアップデート動作時以外には、アップデート動作 モード指示信号PRELOADが「L」となり、マルチプレクサ9は、読出しデ ータRDを選択して出力する。

### [0092]

(出力バッファ8)

出力バッファ8は、マルチプレクサ9から送られてくるスキャンセル出力信号 OutScan、または読出しデータRDを出力する。

#### [0093]

(レイトライト動作時の動作)

次に、図6に示すタイミングチャートを参照して、レイトライト動作時の動作 について説明する。

### [0094]

レイトライト動作時には、ライト制御信号/Wの立上がりに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータDATA(n)が入力される(図6の(1)に示す)。

### [0095]

入力バッファ6は、入力されるライト制御信号/Wを所定時間 $\Delta$ t 1だけ遅延させた遅延ライト制御信号を出力する。ライトコントローラ 7 は、遅延ライト制御信号の立上がりに同期して、ワンショットパルス(「L」レベル)のライトデータ取込み信号/WTDILを生成する(図6の(2)に示す)。

### [0096]

入力バッファ2では、ライト動作モード選択信号DLYWTが「H」により、 入力信号Dinとして入力されたライトデータDATA(n)は、所定時間 $\Delta$ t 2だけ遅延させられた後、そのままスルーでバッファ出力信号OutBufとし て出力される。

### [0097]

バウンダリスキャンセル15内のマルチプレクサ64は、ライト動作モード選

択信号DLYWTが「H」により、バッファ出力信号OutBufを選択して出力する。フリップフロップ65は、ライトデータ取込み信号/WTDILにしたがって、マルチプレクサ64から出力されたバッファ出力信号OutBufをラッチし、スキャンセル出力信号OutScanを出力する。ここで、フリップフロップ65は、ライトデータ取込み信号/WTDILがアサート(「L」レベル)になってから、ライトデータ取込み信号/WTDILが次にアサート(「L」レベル)になるまで、バッファ出力信号OutBufを保持する。つまり、フリップフロップ65は、入力ポート22より入力されたライトデータを次の書込みサイクルまで保持する。マルチプレクサ4は、ライト動作モード選択信号DLYWTが「H」により、スキャンセル出力信号OutScanを選択して出力する(図6の(3)に示す)。

#### [009.8]

ライトコントローラ7は、遅延ライト制御信号の立下りに同期して、ワンショットパルス (「H」レベル) のライトドライバ制御信号WTEを生成する (図 6 の (4) に示す)。

### [0099]

ライトドライバ3は、マルチプレクサ4から出力されるスキャンセル出力信号 OutScanを、ライトドライバ制御信号WTEのアサート (Hレベル)のタイミングで、DRAMセルアレイ25内の所定のメモリセルに書込む (図6の (5) に示す)。

# [0100]

(アーリーライト動作時の動作)

次に、図7に示すタイミングチャートを参照して、アーリーライト動作時の動 作について説明する。

### [0101]

アーリーライト動作時には、ライト制御信号/Wの立下がりに対してセットアップtsu(D)、およびホールドth(D)で規定されるタイミングを満足するように、ライトデータDATA(n)が入力される(図7の(1)に示す)。

# [0102]

入力バッファ6は、入力されるライト制御信号/Wを所定時間 Δ t 1 だけ遅延させた遅延ライト制御信号を出力する。ライトコントローラ7は、遅延ライト制御信号の立下がりに同期して、ワンショットパルス(「L」レベル)のライトデータ取込み信号/WTDILを生成する(図7の(2)に示す)。

### [0103]

入力バッファ 2 では、ライト動作モード選択信号DLYWTが「L」により、 入力信号Dinとして入力されたライトデータDATA(n)は、所定時間 $\Delta$ t 2 だけ遅延させられた後、ライトデータ取込み信号/WTDILが「H」レベルの間に、トランスファゲートTG10を通って、ラッチ回路81でラッチされ、ライトデータ取込み信号/WTDILが「L」レベルになると、トランスファゲートTG11を通り、ラッチ回路82でラッチされるともに、バッファ出力信号OutBufとして出力される。マルチプレクサ4は、ライト動作モード選択信号DLYWTが「L」により、バッファ出力信号OutBufを選択して出力する(図7の(3)に示す)。

### [0104]

ライトコントローラ 7 は、遅延ライト制御信号の立下りに同期して、ワンショットパルス (「H」レベル) のライトドライバ制御信号WTEを生成する (図7の(4)に示す)。

## [0105]

ライトドライバ3は、マルチプレクサ4から出力される入力バッファ出力信号 OutBufを、ライトドライバ制御信号WTEのアサート(Hレベル)のタイミングで、DRAMセルアレイ25内の所定のメモリセルに書込む(図7の(5)に示す)。

# [0106]

(バウンダリスキャンテスト動作)

次に、バウンダリスキャンテスト時の動作について説明する。

# [0107]

バウンダリスキャンテストのキャプチャ動作時には、バウンダリスキャンセル15内のマルチプレクサ61は、入力信号Dinとして入力されたバウンダリス

キャンテストデータを選択して出力する。フリップフロップ63は、転送クロック信号ClockDRにしたがって、マルチプレクサ61から出力された入力信号Dinをラッチし、シフトアウト信号Shift outを出力する。

### [0108]

バウンダリスキャンテストのシフト動作時には、バウンダリスキャンセル15内のマルチプレクサ61は、シフトイン信号Shift in (つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)を選択して出力する。フリップフロップ63は、転送クロック信号ClockDRにしたがって、マルチプレクサ61から出力されたシフトイン信号Shift in をラッチし、これをシフトアウト信号Shift outとして出力する。

### [0109]

バウンダリスキャンテストのアップデート動作時には、マルチプレクサ64は、フリップフロップ63から出力されたシフトアウト信号Shift out(つまり、前段のバウンダリスキャンセルから送られたバウンダリスキャンテストデータ)を選択して出力する。フリップフロップ65は、アップデートクロック信号UpdateDRにしたがって、マルチプレクサ64から出力されたシフトアウト信号Shift outをラッチし、これをスキャンセル出力信号OutScanとして出力する。マルチプレクサ9は、バウンダリスキャンテストのアップデート動作時には、アップデート動作モード指示信号PRELOADが「H」となるので、スキャンセル出力信号OutScanを選択して出力する。出力バッファ8は、スキャンセル出力信号OutScanを出力ポート23に出力する。

### [0110]

以上のように、本実施の形態に係るメモリコアは、通常のメモリコアに、バウンダリスキャンセル15,5と、マルチプレクサ4,9と、テストコントローラ201を追加するだけで、高速なランダムサイクルのライト動作が可能なレイトライト動作と、アーリーライト動作と、バウンダリスキャンテスト動作を行なうことができ、回路面積が大きくならないようにすることができる。

# [0111]

#### <変形例>

本発明は、上記の実施形態に限定されるものではなく、たとえば以下のような 変形例も含まれる。

#### [0112]

# (1) ライト動作モード選択信号DLYWT

本発明の実施の形態において、読出し/書込み制御回路100が、ライト動作 モード選択信号DLYWTのレベルを切替えるものとしたが、これに限定するも のではない。

#### [0113]

たとえば、マスクによるメタル配線の切替え、ワイヤボンティングによるボン ティング切替え、またはメモリコアの初期化シーケンスにロジック部 1 1 からの 制御信号で切替えるものとしてもよい。

#### [0114]

#### (2) アーリーライト動作

本発明の実施の形態では、アーリーライト動作、高速なランダムサイクルのライト動作が可能なレイトライト動作、およびバウンダリスキャンテストのいずれかを選択して実行できる構成について説明したが、これに限定するものではない。高速なランダムサイクルのライト動作が可能なレイトライト動作、およびバウンダリスキャンテストのいずれかを選択して実行できるものとしてもよい。この場合には、装置の構成は、より簡易となる。

#### [0115]

### (3) テストコントローラ

本発明の実施の形態では、メモリコア10,20がテストコントローラを備えるものとしたが、これに限定するものではなく、ロジック部11内にテストコントローラを設けて、ロジック部11から、メモリコア10,20にバウンダリスキャンテスト用の制御信号を送るものとしてもよい。

#### [0116]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

#### [0117]

### 【発明の効果】

この発明に係わる半導体記憶装置は、ロジックとメモリとが混載され、レイトライト動作とバウンダリスキャンテスト動作とを選択的に実行する半導体記憶装置であって、ライトデータを受ける端子と、端子に対応して設けられた入力バッファと、端子に対応して設けられ、バウンダリスキャンテスト時にはバウンダリスキャンテストデータを、レイトライト動作時には端子から与えられるメモリへのライトデータをライト制御信号の非活性化に応じて保持する第1のレジスタを含むバウンダリスキャンセルと、入力バッファの出力とバウンダリスキャンセルの出力を受け、レイトライト動作時にバウンダリスキャンセルの出力を選択する第1のセレクタと、セレクタにより選択された出力をメモリに書込む為の書込みドライバとを備えるので、回路面積を大きくすることなく、高速なランダムサイクルのライト動作とバウンダリスキャンテスト動作とを選択的に実行することができる。

# 【図面の簡単な説明】

- 【図1】 第1の実施形態に係るシステムLSIの構成を示す図である。
- 【図2】 バウンダリスキャンセル5の詳細な構成を示す図である。
- 【図3】 入力バッファ2の詳細な構成を示す図である。
- 【図4】 バウンダリスキャンセル1の詳細な構成を示す図である。
- 【図5】 マルチプレクサ4の入出力信号を示す図である。
- 【図6】 レイトライト動作を示すタイミングチャートである。
- 【図7】 アーリーライト動作を示すタイミングチャートである。
- 【図8】 第2の実施形態に係るシステムLSIの構成を示す図である。
- 【図9】 バウンダリスキャンセル15の詳細な構成を示す図である。
- 【図10】 マルチプレクサ9の入出力信号を示す図である。

# 【符号の説明】


1, 5, 12 バウンダリスキャンセル、2, 6 入力バッファ、3 ライト

ドライバ、4,9,51,61,64、71 マルチプレクサ、7 ライトコントローラ、8 出力バッファ、10,20 メモリコア、11 ロジック部、13 コア・ロジック、22 入力ポート、23 出力ポート、25 DRAMセルアレイ、52,62,91,92 ORゲート、53,63,65,72 フリップフロップ、81,82 ラッチ回路、90 遅延回路、93,96,99インバータ、100 読出し/書込み制御回路、200,201 テストコントローラ、TG10,TG11 トランスファゲート、54,66 ANDゲート、300,301 制御回路。


【書類名】

図面


# 【図1】




【図2】




# 【図3】




### 【図4】




# 【図5】












【図8】



【図9】



【図10】



【書類名】

要約書

【要約】

【課題】 回路面積を大きくすることなく、高速なランダムサイクルのライト動作とバウンダリスキャンテスト動作とを選択的に実行する半導体記憶装置を提供する。

【解決手段】 半導体記憶装置(メモリコア)内のバウンダリスキャンセル1は、バウンダリスキャンテストを行なうために各端子22に対応して設けられる。ストコントローラ200および読出し/書込み制御回路100は、レイトライト動作時に、端子22よりライトデータが入力されたライトサイクルの次のライトサイクルまで、入力されたライトデータをバウンダリスキャンセル1にラッチさせる。

【選択図】 図1

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社